|
|
3rd Iranian International Conference on Microelectronics
|
|
|
| عنوان فارسی |
پیاده سازی یک زیرسیستم دیکدرBCH برای گیرنده DVB-S۲بر روی FPGA |
|
| چکیده فارسی مقاله |
در این مقاله یک زیر سیستم رمزگشایی FEC(Forward error correction) برای گیرنده ای با استاندارد DVB_S2 با FPGA پیاده سازی می شود.دیکدرFEC از سه بلوک تشکیل شده است: دیکدرهای De-interleaver ، LDPC و BCH. هدف اصلی این سیستم تصحیح بیت هایی است که به علت عبور از خط در طول انتقال خراب شدند. استاندارد DVB_S2 چندین طرح کدنویسی و روش های در هم تنیده را برای حفاظت از داده ها تعریف می کند و تمام پیکربندی ها در این پیاده سازی در نظر گرفته شده است. این مقاله ساختار و عملکرد زیر سیستم FEC (قسمت دیکدرBCH) ، چهارچوبی که برای اندازه گیری عملکرد آن مونتاژ شده ، و سنتز FPGA و نتایج عملکرد را ارائه می دهد. |
|
| کلیدواژه‌های فارسی مقاله |
|
|
| عنوان انگلیسی |
|
|
| چکیده انگلیسی مقاله |
|
|
| کلیدواژه‌های انگلیسی مقاله |
|
|
| نویسندگان مقاله |
علیرضا فضلی |
دانشگاه بوعلی سینا
محمدرضا فضلی |
دانشگاه بوعلی سینا
زهرا سهرابی |
دانشگاه بوعلی سینا
روح الله بی باک |
دانشگاه تربیت مدرس
|
|
| نشانی اینترنتی |
http://iicm2021.modares.ac.ir/browse.php?a_code=A-10-170-1&slc_lang=fa&sid=1 |
| فایل مقاله |
فایلی برای مقاله ذخیره نشده است |
| کد مقاله (doi) |
|
| زبان مقاله منتشر شده |
fa |
| موضوعات مقاله منتشر شده |
|
| نوع مقاله منتشر شده |
|
|
|
|
برگشت به:
صفحه اول پایگاه |
دوره مرتبط |
کنفرانس مرتبط |
فهرست کنفرانس ها
|
